## MANUFACTURE OF SEMICONDUCTOR DEVICE

Publication number: JP61030059
Publication date: 1986-02-12

Inventor: YASUMO

YASUMOTO MASAAKI; HAYAMA HIROSHI;

**ENOMOTO TADAYOSHI** 

Applicant: NIPPON ELECTRIC CO

Classification:

- international: H01L25/00; H01L21/18: H01L21/768: H01L21/822:

H01L23/522; H01L27/00; H01L25/00; H01L21/02; H01L21/70; H01L23/52; H01L27/00; (IPC1-7):

H01L21/88; H01L25/04

- European: H01L21/18B2; H01L21/822B

Application number: JP19840150598 19840720 Priority number(s): JP19840150598 19840720

Also published as:

EP0168815 (A2) US4612083 (A1)

EP0168815 (A3) EP0168815 (B1)

Report a data error here

#### Abstract of JP61030059

PURPOSE:To shorten a product-manufacturing term, by a method in which each two of circuit substrates having active layers, insulating layers and metal bumps are combined with the bumps contacted respectively, and then the resulted combinations are stacked, in a case where the circuit substrates having different functions are stacked to make a multi-layer IC. CONSTITUTION:An active layer 102 having an Al metal wiring is formed over a substrate 101 such as an insulator. An SiO2 film 103 is coated thereon and is bored with a required number of openings using photo etching. After metal bumps 104 contacting with the layer 102 are buried therein, insulating adhesive 105 such as polyimide resin is coated thereon thickly and is polished to expose the surfaces of the bumps 104. Thus a first circuit substrate 150 is provided which is buried with the adhesive 150 between the bumps 104 and has a planar surface. Next, a second circuit substrate 151 formed in the same way is combined with the first substrate 150 with the bumps 104 and 104' contacted, and the two substrates are heated to be integrated. Such integrated combinations are stacked by a desired number according to the request to make multi-functional.

Data supplied from the esp@cenet database - Worldwide

### ⑱ 日本国特許庁(JP)

40 特許出願公開

# <sup>®</sup>公開特許公報(A)

昭61-30059

@Int\_CI\_4

識別記号

庁内整理番号

❷公開 昭和61年(1986)2月12日

H 01 L 27/00 21/88 25/04

8122-5F 6708-5F

7638-5F 審社

審査請求 未請求 発明の数 1 (全 5 頁)

❷発明の名称

半導体装置の製造方法

❷特 願 昭59-150598

❷出 願 昭59(1984) 7月20日

位。発明者 位。発明者 雅昭

東京都港区芝5丁目33番1号

日本電気株式会社内

四角 明 者 加 本

浩 忠 (義 東京都港区芝5丁目33番1号東京都港区芝5丁目33番1号

日本電気株式会社内日本電気株式会社内

①出 顧 人 日本電気株式会社

安本

東京都港区芝5丁目33番1号

砂代 理 人 弁理士 内 原 音

明 紹 書

発明の名称 半導体装置の製造方法

#### 特許請求の範囲

要面に絶縁層が設けられた半導体装置を半導す体 基板上に形成し、前記絶縁層の一導等を 金銭パンプを形成してある半導体体 を製成し、前記絶縁層の一導等体体 の表面に関係し、一方あるでででは、 の表面に関係し、一方のの の表面に関係を のがほで、 の表面に を表表を がは、一方のの のがほで、 のがほで、 のがほでで、 のがほどで、 のがは、 のがに のがは、 のがに、 のがに、

#### 発明の幹細な説明

#### [ 産業上の利用分野]

本発明は、半導体集積回路に係り、更に詳しく は、機能が異なる半導体集積回路基板を積層して 得られる多層半導体集積回路の製造方法に関する。 〔従来技術とその問題点〕

多層半導体集積回路は、トランツスタ・ダイオナード・抵抗・容量等の機能素子と各機能素子間を接続する金属配級等が平面上化集積化された能動層を複数層積層した構造を持ち、単一能動層がで、集積回路の集積密度の向上や、多機能化が規符できる。多層半導体集積回路の製造方法を制度とに、レーザビーム・電子ビールのはストリップと一タ等を用いてアニールの成立れた総験上に、ブレータ等を用いてアニールの成立れた総験上に、ブレータ等を用いてアニールの成立れた総談上に、ブレータ等を用いてアニールの成立なせたがリッフン層上に第2のは、(2)とのがリンリコン層上に第2のは、(2)とのがリンリコン層上に第2のは形成し、(2)とのがリンリコン層上に第2のは形成し、以下、これらの工程を繰り返すととにより多層化する方法である(8. Kawamura.

IEDM Tochnical Digests, PP. 364, 1983)。
しかしこの方法には、能動層を順に形成するため、
製造期間が長くなる。参留りの低下が激しい、等
の短所がある。更には、各能動層の表面を平担に
する技術,既に形成されている下層の能動層の素
子特性を劣化させずに新しく積層する能動層を作
製する低温ブロセス技術、あるいは大面積のSOI 構造を形成する技術、等新たに開発を必要とする 新技術が多い。

#### 〔本発明の目的〕

本発明は、従来の多層半導体集級回路の製造方法の欠点を除去できる多層半導体集積回路の製造 方法を提供するととを目的とする。

#### [発明の構成]

本発明に依れば、表面に絶録層が形成された半 等体裁量を半導体基板上に形成し、前配絶録層の 一部分を貫通する金属パンプを形成して得られる 半導体回路基板を2枚単偏し、一方あるいは両方 の半導体回路基板の表面に数金属パンプを十分に 層い、しかも表面がほぼ平担になる腹厚の絶縁性 樹脂接着剤層を回転塗布し、しかる後、前配金属 パンプの表面が現われるまで、該絶縁性樹脂袋着 剤層を一様にエッチングし、次にこれら 2 枚の半 導体回路基板表面を互い対向させた状態で、両半 導体回路基板上の金属パンプが互いに一致するよ うにして両半導体回路基板を接触させ、試絶無性 樹脂接着剤層を加熱,乾燥させることにより、両 半導体回路基板を接着させ、しかも該金属パンプ 同恋を電気的に接続させることを特徴とする半導 体装置の製造方法が得られる。

#### ·〔実施例〕

以下、図面を用いて本発明の実施例を詳細に説明する。第1図(a)~(f)は本発明を用いた多層半導体集積回路の製造方法の流れである。第1図(a)は、シリコン・ガリウム砒素等の半導体や二酸化シリコン・サファイア等の絶縁体からなる遊板101上に、機能素子、およびこれらを互いに接続するアルミニウム等の金属配線からなる能動層102と、102を保護する二酸化シリコン等の絶縁層103を形成した半導体回路振板1を示したもので

ある。との半導体団略基板1は、通常の二次元集 機関路を製造するプロセス、例えばNMOSプロセス、PMOSプロセス、CMOSプロセス、パイポー ラブロセス、等により作製される。

次に第1図例に示すように、1上の103の一部に開口部を設け、この開口部に金等の金属パンプ104を形成する。第1図(b)を形成する方法として、写真喰刻法を用いてパターン化されたフォトレジストをマスクとし、ファ酸等の薬品を用いて二酸化シリコン等の103を開口した後、真空蒸発等により103の膜厚より厚い、金等の金属膜を形成し、最後にフォトレジストを除去(リフトオッフ法と言う)し、金属パンプ104を形成する方法等がある。尚、104は能動階102と機能的に接続されている。

との後、第1回(のに示すように、絶縁層103、 かよび104上に、104を完全に覆い、しかも表面が殆ど平担化される膜厚のポリイミド系模脂等の絶縁性樹脂接着剤をスピン造布する。例えば、 金星パンプの高さを印動機102の差面から遡って 1.5 Amとし、ポリイミド系樹脂の膜厚が 2.5 Am 程 度になるように、スピン選度やスピン時間を過ぶ と、強布後の表面はほぼ平担になる。次に酸果プ ラズマ中等で絶縁性樹脂接着剤層を袋面から一様 に金属パンプ 104 の袋面が狙われるまでエッチン ダイる。

この結果、第1図(1)に示されているように、金 異パンプ104が露出し、それ以外の部分が平担を 絶像性樹脂接着剤層105でかかわれた半導体回路 基板1が得られる。以上の工程を経た半導体回路 基板を2枚準備し、一方の表面を上向きに、他方 の表面を下向きにし、これらの半導体回路が低度である。以上の工程を経れている。 取けられた金具パンプの位置が互いに一致するように目合せを行なう〔第1図(6)〕。以下の説明では、下の半導体回路基板を第1の回路基板150 は、下の半導体回路基板を第1の回路基板150。 上の半導体回路基板を第2の回路基板151と称 する。図面番号は、150が解1図(1)の番号を、 151が第1図(1)の番号にダッショがついたものを 使用する。

目合せ方法の1例として、箱少投影露光機等に

用いられているオフ・アクシス法がある。目合せ 装置内に 2 か所の目合せ場所を設ける。それぞれ の目合せ場所にはチャブあるいはウェハーを固定 するステージと目合せ基準マークが設けられている。 2 か所の目合せ基準マークの距離はあらかじ め決められている。まず、150 , 151をそれぞれのステージに固定した後、ステージを微動させる。次に、一方、例えば150が固定されているステージを目 合せ番単マーク間の距離だけ移動させ、150 が 151の 直下へ来るようにする。との結果、150 と151はステージを移動させる機械的な特定内で目合せされる。

最後に、150と151の平面方向の相対位置を保った状態で、150と151を接触、加熱し、105,105'を乾燥させることにより、105と105'を接着させ、第1図(がに示されている多層半導体集積回路が実現できる。この時、金属パンブ104,104'も接触し、150と151は、104,104'を介して電気的に接続される。105,105'

がポリイミド系樹脂の場合、加熱する温度は250~400℃,時間は20~60分である。加熱時に150と151'の間にある一定の圧力を加えれば、104と104'は互いに拡散溶接され、104,104'間の電気抵抗が非常に小さくなる他、150と151'の級着力も強化される。

第2図は、本発明の製造方法を用いて作製された2層半導体集積回路の一例である。201は第1の回路基板(以下下層と称する)250のシリコン等の基板、202は二液化シリコン等の絶録度、220は、ソース、ドレイン203、205・テャネル204、ゲート206が80I構造上に作製された下層の薄膜トランジスタである。207は下層の金属に設、下層の色線層である。また、209は、下層の金属パンプ、210は下層の絶線性樹脂接着剤層である。尚、第2の回路基板(以下、上層と称する)251のうち、下層と同一業子は、下層の素子看号にダッシュが付けられている。第2図に示されているように、上下層の薄膜トランジスタ、220、220、0ツース、ドレイン205・

205'は、金銭配線、207,207'シよび金属パンプ209,209'を介して接続され、目的とする 回路を形成することができる。

第2図は、2層半導体集積回路について示され ているが、上下層に、それぞれ、従来方式を用い て作製されたk層,k層半導体象積回路を用いれ ば、(k+k′)層の多層集積固路も実現できる。 あるいは、第2図において、上層の絶縁膜202′ を貫通する垂直配線をあらかじめ設けておき、本 発明を用いて上下層を積増した後、上層の基根 201′を除去し、再び本発明を用いて、第3の回路 芸板を積層する工程を繰り返せば3層以上の多層 半導体集積回路も実現できる。3 層機層した場合 の一例を第3図に示す。301は、第1の回路指板 で第2四の250に相等する。302は第2の国路 基板で第2図の251から基板201 を除去したも のに相等する。301,302を構成する景子名は、 第2図のそれと等しい。 新しく追加されている部 分は、船兼膜 202 を貫通する金やアルミニウム等 からなる垂直配線 804である。 303 は、第3の

国路基板である。311は基板,305は、絶縁膜,306は薄膜トランジスタ,307は、金属配線,308は、絶級層,309は、全属パンプ,310は、第3の国路基板上に形成された絶縁性衡脂接着利層である。306は、307,309,209で全介して電気的に、207と接続されるから、第1,第2,第3の回路基板は、機能的に接続される。

第1図の説明では、絶縁性樹脂接着剤層を第1 および第2の団路高板に形成する場合について説明したが、一方の団路高板にのみ形成する場合についてもかまわない。また、第2図,第3図において、各層の回路高板として801構造を示したため、これに限るものでない。全く異なる高板、とはシリコン高板と808高板。シリコン高板でもかまかない。あるいは、メーシャムを機能、例えば、CMOS集積回路とインテンを観光に、である場合である。また、第1の回路高板のサイズが異なってもかまれない。例えば、ウェハースケール集積回路上に複ない。例えば、ウェハースケール集積回路上に複ない。例えば、ウェハースケール集積回路上に複 数個の小さなチップを復層する場合も考えられる。 〔発明の効果〕

本発明に依れば、各層の能動層は並行して同時に作製できるから従来の多層半導体集積回路の製造方法に比べて製造期間が短縮できる。また、各層の能動層をあらかじめ検査し、正常な動作できる。また、シーザアニール技術等による大面積SOI製造技術の開発を待たずして、パルク基板やSOS基板を用いた多層半導体集積回路が実現できるから、開発スピードが早い。また、積層は変形をあり、発光ブロセスを動きを開発を表現である。関係は、各層の回路基板の構造、製造プロセスに制限がないから、多機能化等、今までの製造では、考えられなかった応用も可能となる。

#### 図面の簡単な説明


第1図(4)~(1)は本発明による多層半導体集積回

路の製造方法の流れを説明するための断面図である。101,102,103,104,105はそれぞれ、基板,能動層,絶縁層。金属パンプ,絶縁性樹脂接着剤層である。また150,151は、第1の回路基板,第2の回路基板である。第2図,第3図は、本発明の応用例の断面図で、それぞれ2層半導体集積回路。3層半導体集積回路を示したものである。250,301は第1の回路基板,251、302は第2の回路基板,303は第3の回路基板である。


代联人 弁理士 内 原







#### サー図



: 才2図

かる図

